Guide du débutant pour la simulation numérique dans uSimmics (anciennement QucsStudio) [2026]

Opération de base

uSimmics (anciennement QucsStudio) est un simulateur polyvalent qui prend en charge non seulement la simulation de circuits analogiques, mais aussi la simulation de circuits numĂ©riques. Cet article prend la porte logique AND comme exemple concret pour expliquer le flux de travail fondamental de la simulation numĂ©rique : depuis la gĂ©nĂ©ration automatique de la table de vĂ©ritĂ© jusqu’Ă  la vĂ©rification des formes d’onde Ă  l’aide d’un Timing Diagram.


Ce que vous apprendrez dans cet article

  • Comment placer et cĂąbler des composants numĂ©riques dans uSimmics (anciennement QucsStudio)
  • Comment utiliser les Wire Labels pour nommer les nƓuds du circuit
  • Comment placer et exĂ©cuter un bloc de simulation numĂ©rique
  • Comment vĂ©rifier les rĂ©sultats de sortie Ă  l’aide d’un diagramme de table de vĂ©ritĂ©
  • Comment inspecter les formes d’onde temporelles avec un Timing Diagram

Qu’est-ce que la simulation numĂ©rique ?

La simulation numĂ©rique (Digital Simulation) est une mĂ©thode d’analyse qui modĂ©lise le comportement de composants numĂ©riques — tels que les portes logiques et les bascules — en utilisant des signaux binaires de niveau haut (High) et bas (Low). uSimmics (anciennement QucsStudio) prend en charge deux modes de simulation numĂ©rique : le mode table de vĂ©ritĂ© et le mode TimeList.


Procédure : Simulation de table de vérité pour une porte AND

1. Sélection et placement des composants numériques

  1. Ouvrez uSimmics (anciennement QucsStudio) et sélectionnez « Digital Components » dans le panneau de composants situé à gauche.
  2. Placez les deux composants suivants sur le schéma et effectuez le cùblage.
Composant Emplacement RĂŽle
Digital Source Digital Components Source de signal d’entrĂ©e (utiliser 2 instances)
n-port AND Digital Components Porte AND

2. Attribution de noms aux nƓuds (Wire Label)

Attribuez des noms aux nƓuds que vous souhaitez surveiller dans le schĂ©ma Ă  l’aide de la fonction « Insert Wire Label ».

NƓud Étiquette
Sortie de Digital Source 1 A
Sortie de Digital Source 2 B
Sortie de la porte AND OUT

Remarque (Wire Label) : Wire Label est une fonctionnalitĂ© qui associe un identifiant Ă  un nƓud. Les Ă©tiquettes sont utilisĂ©es pour rĂ©fĂ©rencer des variables dans les rĂ©sultats de simulation et dans les diagrammes.

3. Placement du bloc de simulation numérique

Placez le bloc de simulation numĂ©rique de la catĂ©gorie « Digital Components » sur le schĂ©ma. Ce bloc dĂ©finit le type de simulation et ses conditions d’exĂ©cution.

4. Exécution de la simulation

Cliquez sur le bouton « Simulate » pour lancer la simulation. Une fois terminée, la table de vérité est générée automatiquement.

5. Vérification des résultats via le diagramme de table de vérité

  1. Placez un diagramme de table de vérité depuis le menu Diagrams.
  2. Ajoutez la variable « OUT » au diagramme pour afficher la table de vérité complÚte de la porte AND à 2 entrées.
A B OUT
0 0 0
0 1 0
1 0 0
1 1 1

Approfondissement : Simulation temporelle avec le Timing Diagram

En complĂ©ment de la table de vĂ©ritĂ©, il est possible de fournir des signaux arbitraires dans le domaine temporel et de vĂ©rifier la forme d’onde de sortie Ă  l’aide d’un Timing Diagram.

Étapes de configuration

  1. Modifiez le paramÚtre « Type » du bloc de simulation en TimeList.
  2. Configurez les paramĂštres de chaque signal d’entrĂ©e comme suit.
Signal ParamĂštre (temps ON / temps OFF)
S1 (Entrée A) 1 ns / 1 ns
S2 (Entrée B) 2 ns / 2 ns
  1. AprÚs la mise à jour des paramÚtres, exécutez à nouveau « Simulate ».
  2. Placez un « Timing Diagram » depuis le menu Diagrams et inspectez les formes d’onde.

Remarque (mode TimeList) : En mode TimeList, il est possible de spĂ©cifier indĂ©pendamment la durĂ©e ON/OFF de chaque signal d’entrĂ©e, permettant une simulation proche du temporisage de fonctionnement rĂ©el. Ce mode est particuliĂšrement utile pour la vĂ©rification des temps de setup et de hold.


Conclusion

GrĂące aux fonctionnalitĂ©s de simulation numĂ©rique d’uSimmics (anciennement QucsStudio), il est possible de gĂ©nĂ©rer automatiquement les tables de vĂ©ritĂ© des circuits logiques sans calcul manuel, et de vĂ©rifier le comportement temporel Ă  l’aide de Timing Diagrams. Il est recommandĂ© de commencer par un circuit Ă  une seule porte pour se familiariser avec l’environnement, puis de progresser vers des combinaisons de portes multiples et des circuits sĂ©quentiels.


Articles connexes

Comment

Titre et URL copiés